analogindex (analogindex) wrote,
analogindex
analogindex

Category:

80486 ²

17:11 19.11.2020
80486 ²
<&lt ; Intel 80486 >&gt ;
Центральный процессор

Микропроцессор Intel 80486
Производство : с 10 апреля 1989 по сентябрь 2007 [1 ] [2 ]
Частота ЦП : 16—150 МГц
Частота FSB : 16—50 МГц
Технология производства:
600—1000 нм
Наборы инструкций : x86
Разъём : PGA168 , PGA169 , PQFP132 , PQFP208

Intel486 (также известный как i486, Intel 80486 или просто 486-ой) — 32- битный скалярный x86 -совместимый микропроцессор четвёртого поколения, построенный на гибридном CISC - RISC -ядре и выпущенный фирмой Intel 10 апреля 1989 года . Этот микропроцессор является усовершенствованной версией микропроцессора 80386 . Впервые он был продемонстрирован на выставке Comdex Fall, осенью 1989 года . Это был первый микропроцессор со встроенным математическим сопроцессором (FPU). Применялся преимущественно в настольных ПК, в высокопроизводительных рабочих станциях , в серверах и портативных ПК ( ноутбуки и лаптопы

).

Руководителем проекта по разработке микропроцессора Intel486 был Патрик Гелсингер ( англ . Pat Gelsinger

).

Содержание

Описание

Расположение кристалла в корпусе микропроцессора

Технические характеристики (сводно )

Процессор обладал 32-битными шинами адреса и данных. Это требовало наличия памяти в виде четырёх 30-контактных или одного 72-контактного модуля SIMM

.

Отличия между Intel486DX и Intel386 [3 ]

Intel486 DX2 и Intel486 DX4 представляют собой кристалл , содержащий центральный процессор , математический сопроцессор и контроллер кэша . Полностью совместимые на уровне предпроцессора с процессорами Intel386, тем не менее они имеют следующие различия

:
  • процессоры Intel486, в отличие от Intel ULP486GX, который имеет поддержку только 16-битной шины данных, обеспечивают динамическое изменение размера используемой шины для поддержки 8-, 16- и 32-битных транзакций. Intel386 поддерживают только два размера ширины шины, 16 и 32 бита, и не требуют внешней логики для отрганизации смены ширины шины.
  • Процессоры Intel486 имеют режим укороченный передачи, который позволяет за одну транзакцию передать по шине четыре 32-битных слова из внешней памяти в кэш, используя всего пять циклов. Intel386 для передачи того же объёма данных требуется минимум восемь циклов.
  • Процессор Intel486 имеет сигнал BREQ, используемый для поддержки мультипроцесорных систем.
  • Шина процессора Intel486 значительно мощнее шины процессора Intel386. Новые возможности в виде умножения частоты шины, проверки чётности (отсутствует в ULP486SX и ULP486GX), укороченный цикл передачи данных, кешируемые циклы, в том числе кешируемый цикл без проверки данных, поддержка транзакций по 8-битной шине.
  • Для поддержки кеша на кристалле, введены новые управляющие регистры (CD и NW), добавлены новые выводы для шины, новые типы циклов обмена по шине.
  • Набор инструкций математического процессора Intel387 не только поддерживается в полном объёме, но и расширен. Во время выполнения команды по обработке данных с плавающей точкой не выполняются никакие циклы ввода-вывода. Не задействовано прерывание 9, происходит прерывание 13.
  • Процессор Intel486 поддерживает новые режимы выявления ошибок, что гарантирует совместимость с DOS . Эти новые режимы требуют новый бит в управляющем регистре 0 (NE).
  • К набору команд добавлено шесть новых: BSWAP (Byte Swap), XADD (Exchange and Add), CMPXCHG (Compare and Exchange), INVD (Invalidate data cache), WBINVD (Write-back and Invalidate data cache) и INVLPG (Invalidate TLB Entry).
  • В управляющем регистре 3 назначены два новых бита отвечающих за страницы таблиц элементов и страницы элементов папок.
  • Добавлены новые возможности защиты страниц, требующие новый бит в управляющем регистре 0.
  • Добавлены новые возможности проверки выравнивания, требующие новый бит в регистре флагов и управляющем регистре 0.
  • Заменен алгоритм для TLB на алгоритм псевдо-LRU (PLRU), подобно используемому в кэше на кристалле.
  • Для тестирования кэше на кристалле добавлены три новых тестовых регистра: TR5, TR6 и TR7. Повышена стабильность работы TLB.
  • Очередь предварительной выборки увеличена с 16 до 32 байт. Для гарантированного правильного выполнения новых инструкций, всегда выполняются переходы после модификации кода.
  • После сброса, в верх байта ID записывается значение <04&gt ;.

Микроархитектура



read more at Publication digest

Subscribe

  • Post a new comment

    Error

    Anonymous comments are disabled in this journal

    default userpic

    Your reply will be screened

  • 0 comments